- 产品详情
- 产品参数
- 产品评论
- 发货清单
FET-MX9352-C核心板
FET-MX9352-C核心板基于NXP i.MX 9352处理器开发设计，集成2个Cortex-A55核和1个Cortex-M33实时核，主频达1.7GHz， 原生支持8路UART、2路Ethernet(其中1路支持TSN)、2路USB 2.0、2路CAN-FD总线等常用接口。该系列产品集成NPU，可加速边缘机器学习应用；核心板体积小巧，便于嵌入到您的产品中
A核+M核 兼具多任务和实时
i.MX9352处理器采用多核异构架构，集成2个主频1.7GHz的ARM Cortex-A55多任务核和1个Cortex-M33实时核；上位机+下位机于一体，简化设计，缩小设备体积，降低成本。核间通信采用内部高速总线，数据传输高效、可靠
TSN与CAN-FD加持 满足工业和车载领域数字化需求
FET-MX9352-C最多支持2路千兆网口，其中1路支持TSN，确保时钟同步精度，还可降低通信时延，提高可靠性；同时支持2路CAN FD，可高速、稳定地接入到工业网络系统中，为工业自动化和车载应用提供功能支撑
0.5 TOPS NPU 赋能低成本轻量级AI应用
i.MX 9352处理器创新性采用ARM Ethos U-65 microNPU，每个周期256个MAC， 0.5TOPS算力可在边缘侧为高效、快速、安全的机器学习赋能。专用神经处理单元（NPU）使得低成本人工智能应用成为可能
工业级物料 严苛环境适用
FET-MX9352-C核心板全部器件采用工业级物料，包含电容、电阻、连接器在内的物料均可满足-40℃~+85℃宽温工作范围， 满足您在严苛的工业环境下的应用需求
丰富的接口资源 方便扩展
长生命周期
i.MX93x系列处理器于2023年上市，并加入了NXP产品长期供货计划，15年生命周期，可为您的终端产品提供稳定的供货保障
广泛应用场景 赋能千行百业应用
FET-MX9352-C核心板基础参数 | |
|---|---|
处理器 | NXP i.MX9352 CPU：2×Cortex-A55@1.7GHz+1×Cortex-M33@250MHz NPU：0.5 TOPS |
RAM | 1GB LPDDR4 |
ROM | 8GB eMMC |
工作电压 | DC 5V |
工作温度 | -40℃ ~ +85℃ |
接口方式 | 板对板连接器（2×100pin，引脚间距0.4mm，合高1.5mm） |
核心板尺寸 | 33mm*48mm |
| 系统支持 | Linux5.15.52+Qt6.3.2 Linux6.1.36+Qt6.5.0 |
| FET-MX9352-C核心板功能参数 | |||
|---|---|---|---|
功能 | 数量 | 参数 | |
LCD | 1 | •24位并行RGB，最大支持1366×768p60或1280×800p60分辨率 | 三选一输出 |
LVDS | 1 | •单通道(4-lane)支持720p60，高达1366×768p60或1280×800p60分辨率 | |
MIPI DSI | 1 | •支持1路4-lane MIPI DSI •兼容MIPI DSI规范v1.2和MIPI D-PHY规范v1.2 •支持1080p60或1920×1200p60分辨率，每lane最大数据速率1.5 Gbps | |
Ethernet | ≤2 | •支持2路RGMII接口，其中1路支持TSN •带TSN的以太网QoS，支持802.1Qbv和802.1Qbu以及基于时间调度 •支持10/100/1000 Mbps数据传输速率，符合IEEE 802.3标准 | |
UART | ≤8 | •支持串行数据收发配置，含可编程奇偶校验位，波特率高达5 Mbps | |
CAN-FD | ≤2 | •支持CAN-FD协议规范和CAN 2.0B协议规范 | |
USB | ≤2 | •2个集成PHY的USB2.0控制器 | |
SD | ≤2 | •uSDHC2 为 4 位 SD 卡 3.0 兼容 200MHz SDR 信令，支持高达 100MB/秒； •uSDHC3 为 4 位 SDIO | |
SDIO | ≤1 | •支持SDIO 3.0协议 | |
SAI | ≤3 | •SAI模块提供一个同步音频接口（SAI） •SAI1支持2通道，SAI2支持4通道，SAI3支持1通道 •支持帧同步的全双工串行接口，如I2S、AC97、TDM和codec/DSP接口 | |
SPDIF | 1 | •支持原始捕获模式 •支持L-PCM和IEC61937压缩数据格式 | |
PDM | 1 | •24位PDM模块,支持线性相位响应，支持AOP麦克风 | |
MIPI CSI | 1 | •兼容MIPI CSI-2 v1.3及MIPI D-PHY v1.2规范 •支持最多2个Rx数据通道（加上1个Rx时钟通道） •像素时钟达200MHz，标称电压和超速电压下高达150Mpixel/s像素填充率 •高速模式下80Mbps~1.5 Gbps，低功耗模式下10Mbps数据速率 | |
SPI | ≤8 | •支持主从模式配置 | |
I2C | ≤8 | •标准模式下支持最高速率100Kbit/s，快速模式下最高速率400Kbit/s，快速模式加强版下最高速率1000Kbit/s，高速模式下最高速率3400Kbit/s，超快速模式下支持的最高速率为5000Kbit/s •从模式下支持高速模式和超快速模式 | |
I3C | ≤2 | •2个改进型集成电路（I3C）模块 •支持400Kbit/s快速模式及1000Kbit/s快速模式加强版，并向下兼容I2C •支持最高12.5M时钟速率，支持HDR-DDR模式 | |
ADC | ≤4 | •1路12-bit 4通道1MS/s ADC | |
JTAG | 1 | •用于Cortex-M33调试 | |
注：表中接口数量为硬件设计或CPU理论最大值，其中多数功能引脚为复用关系，为方便配置请参考PinMux表格；